Как сделать сумматор из полусумматоров
Добавил пользователь Евгений Кузнецов Обновлено: 05.10.2024
Построение двоичных сумматоров обычно начинается с сумматора по модулю 2. В таблице 1 приведена таблица истинности этого сумматора. Ее можно получить исходя из правил суммирования в двоичной арифметике.
| X | Y | Выход |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
В соответствии с таблицы истинности получим схему сумматора по модулю 2 (рис. 1).
Рис. 1 - Принципиальная схема, реализующая таблицу истинности сумматора по модулю 2.
Сумматор по модулю 2 (для двоичной арифметики его схема совпадает со схемой исключающего "ИЛИ") изображается на схемах как показано на рисунке 3.
Рис. 2 - Условное графическое обозначение сумматора по модулю 2
Сумматор по модулю 2 выполняет суммирование без учета переноса. В полном двоичном сумматоре требуется учитывать перенос, поэтому требуются схемы, позволяющие формировать перенос в следующий двоичный разряд. Таблица истинности такой схемы, называемой полусумматором, приведена в таблице 2.
| X | Y | Сумма | Перенос |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
В соответствии с принципами построения произвольной таблицы истинности получим схему полусумматора. Эта схема приведена на рисунке 5.
Рис. 3 - Принципиальная схема, реализующая таблицу истинности полусумматора.
Полусумматор изображается на схемах как показано на рисунке 6.
Рис. 4 - Условное графическое обозначение полусумматора
Схема полусумматора формирует перенос в следующий разряд, но не может учитывать перенос из предыдущего разряда, поэтому она и называется полусумматором. Таблицу истинности полного двоичного одноразрядного сумматора можно получить из правил суммирования двоичных чисел. Она приведена в таблице 3. В обозначении входов использовано следующее правило: в качестве входов использованы одноразрядные числа A и B; перенос обозначен буквой P; для обозначения входа переноса используется буква I (сокращение от английского слова input – вход); для обозначения выхода переноса используется буква O (сокращение от английского слова output – выход).
| PI | A | B | S | PO |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
В соответствии с принципами построения принципиальной схемы по произвольной таблице истинности получим схему полного двоичного одноразрядного сумматора (рис. 5). Ее можно минимизировать, но это несколько усложняет принципы построения сумматоров.
Рис. 5 - Принципиальная схема, реализующая таблицу истинности полного двоичного одноразрядного сумматора.
Полный двоичный одноразрядный сумматор изображается на схемах как показано на рисунке 9.
Рис. 6 - Условное графическое обозначение полного двоичного одноразрядного сумматора
Для того чтобы получить многоразрядный сумматор, достаточно соединить входы и выходы переносов соответствующих двоичных разрядов. Схема соединения одноразрядных сумматоров для реализации четырехразрядного сумматора приведена на рисунке 7.
Рис. 7 - Принципиальная схема многоразрядного двоичного сумматора.
Одноразрядные сумматоры практически никогда не использовались, так как почти сразу же были выпущены микросхемы многоразрядных сумматоров. Полный двоичный четырехразрядный сумматор изображается на схемах как показано на рисунке 8.
Рис. 8 - Изображение полного двоичного многоразрядного сумматора на схемах.
Естественно, в приведенной на рисунке 7 схеме рассматриваются только принципы работы двоичных сумматоров. В реальных схемах никогда не допускают последовательного распространения переноса через все разряды многоразрядного сумматора. Для увеличения скорости работы двоичного сумматора применяется отдельная схема формирования переносов для каждого двоичного разряда. Таблицу истинности для такой схемы легко получить из алгоритма суммирования двоичных чисел, а затем применить хорошо известные нам принципы построения цифровой схемы по произвольной таблице истинности.
Различают два типа одноразрядных сумматоров: неполные и полные сумматоры.
Неполным одноразрядным сумматором (полусумматором) называют комбинационное устройство с двумя входами и двумя выходами, выполняющее сложение двух одноразрядных чисел по правилам двоичной арифметики. Полусумматор используется при сложении самых младших разрядов двух двоичных чисел. На его входы поступают сигналы младших (нулевых) разрядов А0, В0, а с выходов снимаются сигналы нулевого разряда суммы 50 (5 – Sum) и переноса С< (С – Carry) в первый разряд. Правила функционирования полусумматора отображены в табл. 4.1, а условное графическое обозначение показано на рис. 4.1, а.
Как следует из табл. 4.1, полусумматор реализует логические функции сложения по модулю два (неравнозначности, исключающего ИЛИ) и конъюнкции (логического умножения):
(4.1)
На рис. 4.1, б, в показана схемная реализация полусумматора и операции сложения по модулю два на элементе 2И-ИЛИ-НЕ.
Рис. 4.1. Условное графическое обозначение полусумматора (а), его логическая схема (б) и реализация операции сложения по модулю два на элементе 2И-ИЛИ-НЕ (в)
Полным одноразрядным сумматором называют комбинационное устройство с тремя входами и двумя выходами, выполняющее сложение трех одноразрядных чисел по правилам двоичной арифметики.
Полные одноразрядные сумматоры используются в многоразрядных сумматорах при сложении разрядов двоичных чисел, начиная с первого. На входы сумматора поступают сигналы Ai, Bi i-го разряда и сигнал Сх переноса из предыдущего разряда, с выхода снимаются сигналы текущего разряда суммы переноса Ci + X в следующий разряд. Правила функционирования полного сумматора отображены в табл. 4.2, его условное графическое обозначение приведено на рис. 4.2.
Как следует из табл. 4.1 и 4.2, при С. = 0 полный сумматор выполняет функции полусумматора. На основании
Рис. 4.2. Условное графическое обозначение полного сумматора
табл. 4.2 можно получить различные формы аналитического описания и, следовательно, схемного представления полного сумматора.
Пример 4.1. По данным табл. 4.2 составим выражение для суммы в СДНФ и преобразуем его, учитывая (4.1):
(4.2)
Используя карту Карно (рис. 4.3, а) и формулу , запишем выходной сигнал переноса в виде
(4.3)
На рис. 4.3, б изображена схема полного одноразрядного сумматора, построенная в соответствии со структурными формулами (4.2) и (4.3).
Пример 4.2. Составим схему полного сумматора из двух полусумматоров. Для этого, воспользовавшись табл. 4.2, запишем выражение для переноса в (i + 1)-й разряд в СДНФ и преобразуем его:
(4.4)
На рис. 4.3, в приведена схема полного сумматора, построенная на основе полусумматоров в соответствии с выражениями (4.2) и (4.4).
Одноразрядные сумматор и полусумматор предназначены для сложения двоичных разрядов.
Полусумматор представляет собой комбинационную схему, имеющую два входа и два выхода. Условное графическое обозначение полусумматора приведено на рис. 2.10, а, где А и В – слагаемые двоичные цифры, каждая из которых может принимать значение 0 или 1; S и P – выводы, на которых появляется результат сложения. Вывод S предназначен для выдачи суммы слагаемых А и В, а вывод Р – для выдачи переноса в следующий (i+1)-й разряд. Полусумматор функционирует в соответствии с таблицей истинности (табл. 2.5).
Рис. 2.10. Условное графическое обозначение полусумматора HS (а) и сумматора SM (б)
Таблица 2.5 Таблица 2.6
| А | В | С | P | S |
| А | В | P | S |
В соответствии с табл. 2.5 функции выходов S и P имеют вид
или .
Полный одноразрядный двоичный сумматор предназначен для построения многоразрядных сумматоров и имеет три входа и, следовательно, предназначен для сложения трёх двоичных цифр. Условное графическое обозначение полного одноразрядного двоичного сумматора приведено на рис. 2.10, б, а таблица истинности, в соответствии с которой функционирует сумматор, – в табл. 2.6. А и В – двоичные разряды чисел; С – входной перенос в данный разряд из предыдущего разряда. Это разделение входов сумматора условно, так как все три входа (А, В и С) имеют одинаковый вес. На выходе S появляется разряд суммы, а на выходе Р – разряд переноса в следующий разряд.
Функциональная схема полного одноразрядного двоичного сумматора строится на основе функций суммы S и переноса Р, составляемых по таблице истинности (табл. 2.6):
;
Наиболее удачные схемы одноразрядных сумматоров, содержащих наименьшее количество элементов и наименьшее количество входов у элементов, получены эмпирическим путём. Одна из таких функциональных схем приведена на рис. 2.11.
Логические уравнения для значений суммы и переноса в этой схеме следующие:
| Рис. 2.11. Функциональная схема одноразрядного суматора на элементах И, ИЛИ, ИЛИ НЕ, НЕ |
Если для реализации сумматора использовать соотношения
,
,
| Рис. 2.12. Функциональная схема одноразрядного сумматора,состоящего из двух полусумматоров и схемы "2ИЛИ" |
Функциональная схема полного двоичного одноразрядного сумматора, состоящая из двух совершенно одинаковых частей (полусумматоров и схемы 2ИЛИ, объединяющей сигналы с этих частей), представлена на рис. 2.12. Полусумматор HS1 суммирует две цифры слагаемых без учёта переносов из младшего разряда. При этом вырабатывается промежуточный сигнал переноса р1 и промежуточная сумма чисел s1. Полусумматор HS2 производит суммирование промежуточной суммы s1 и сигнала переноса С из младшего разряда.
Если в полусумматоре HS1 сигнал переноса не возник, то он может возникнуть в полусумматоре HS2при условии поступления на вход сумматора сигнала переноса из младшего разряда и значения "1" одного из слагаемых. Если же сигнал переноса появился в полусумматоре HS1, то сигнал переноса р1 из полусумматора HS2 не появится. Общий сигнал переноса сумматора равен логической сумме переносов обоих полусумматоров. Сигнал суммы S вырабатывается на выходе полусумматора HS2.
Если реализовать схему, изображённую на рис. 5.10, на логических элементах И, ИЛИ, НЕ, то общее число элементов будет равно 9. Общее число входов такой схемы равно 16. Таким образом, схема полного одноразрядного двоичного сумматора, состоящего из двух полусумматоров, является наиболее экономичной.
Экономика как подсистема общества: Может ли общество развиваться без экономики? Как побороть бедность и добиться.
Сумматором называется комбинационное цифровое уст-ройство, предназначенное для выполнения операции арифмети-ческого сложения чисел, представленных в виде двоичных кодов. Сумматоры используются в операциях суммирования и вычитания чисел, а также составляют основу умножения и деления чисел. По принципу обработки разрядов чисел различают после-довательные и параллельные сумматоры. В последовательных сумматорах сложение чисел осуществляется поразрядно, после-довательно, в параллельных – все разряды обрабатываются одновременно. По числу выводов различают полусумматоры, одноразрядные сумматоры и многоразрядные сумматоры. Полусумматоры и одноразрядные сумматоры. Cложение двух одноразрядных двоичных чисел характеризуется таблицей сложения (таблицей истинности), в которой отражаются значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд Р (рис. 22.1).
Рис. 22.1. Таблица истинности полусумматора
Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями:
S=A*B+A*B = A * B, P=A*B. (22.1)
Рис. 22.2. Логическая структура полусумматора (а) и его условное обозначение (б)
Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.
При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использовать устройство, имеющее дополнительный вход переноса. Такое устройство (рис. 22.3) называют полным сумматором и его можно представить как объединение двух полусумматоров (РВХ – дополнительный вход переноса). Сумматор обозначают через SM.
Рис. 22.3. Логическая структура полного сумматора (а) и его таблица истинности (б)
Многоразрядные сумматоры. Соединяя определенным образом полусумматоры и полные сумматоры друг с другом, получают устройство для выполнения сложения нескольких разрядов двоичных чисел.
В качестве примера рассмотрим устройство для сложения двух трехразрядных двоичных чисел А2A1А0 и В2В1B0, где А0 и В0 – младшие разряды двоичных чисел (рис. 22.4).
Рис. 22.4. Трехразрядный сумматор
На выходах S1 – S3 формируется код суммы чисел А2А1А0 и В2В1В0, а на выходе Р3 – сигнал переноса в следующую микросхему, так как при сложении двух трехразрядных двоичных чисел может получиться четырехразрядное число.
Рассмотренный сумматор называется параллельным сумматором.
В виде интегральных микросхем выпускаются одноразрядные, двухразрядные и четырехразрядные двоичные сумматоры. Для примера приведены схемы сумматоров, выпускаемых промышленностью (рис. 22.5).
Читайте также: