Как сделать логический элемент не из транзистора

Обновлено: 02.07.2024

Логический элемент – это такая схемка, у которой несколько входов и один выход. Каждому состоянию сигналов на входах, соответствует определенный сигнал на выходе.

Итак, какие бывают элементы?

Поскольку вам придется общаться как с русской, так и с буржуйской тех. документацией, я буду приводить условные графические обозначения (УГО) элементов и по нашим и по не нашим стандартам.

Опять же, название говорит само за себя.

Едем дальше. Дальше у нас очень простенький, но очень необходимый элемент.

Надо чего-нибудь говорить по поводу его работы?

Смотрим таблицу истинности. Когда на выходе единицы? Правильно: когда на входах разные сигналы. На одном – 1, на другом – 0. Вот такой он хитрый.

Эквивалентная схема примерно такая:

Ее запоминать не обязательно.

Собственно, это и есть основные логические элементы. На их основе строятся абсолютно любые цифровые микросхемы. Даже ваш любимый Пентиум 4.

Далее мы позанудствуем о том, как синтезировать цифровую схему, имея ее таблицу истинности. Это совсем несложно, а знать надо, ибо пригодится (еще как пригодится) нам в дальнейшем.

Ну и напоследок – несколько микросхем, внутри которых содержатся цифровые элементы. Около выводов элементов обозначены номера соответствующих ног микросхемы. Все микросхемы, перечисленные здесь, имеют 14 ног. Питание подается на ножки 7 (-) и 14 (+). Напряжение питания – смотри в таблице в предыдущем параграфе.

none Опубликована: 2005 г. 0 1

Вознаградить Я собрал 0 0

На рис. 14.28, а, приведена схема ЛЭ МОП-структуры, выполняющего функцию НЕ. В основе схемы лежит транзисторный ключ с нелинейной нагрузкой, в качестве которой используется транзистор VT2 и ключевой активный транзистор VT1, имеющие каналы одного /7-типа.

Рис. 14.28. Схема логического элемента НЕ на транзисторах МОП-структуры: а — с каналом я-типа; б — с каналом р-типа

Напряжение питания U_c в схемах МОП-структуры выбирают в несколько раз больше порогового напряжения, поэтому и логический перепад оказывается большим, а помехоустойчивость — высокая.

Таким образом, в схеме выполняется логическая функция НЕ (у-х). Аналогично функция НЕ может быть выполнена в схеме на МОП-транзисторах с индуцированным каналом р-типа (рис. 14.28, б). Отличительной особенностью схемы на рис. 14.28, б, является то, что схема работает в отрицательной логике и медленнодействующая по сравнению со схемой, в которой транзисторы имеют канал /7-типа. Это объясняется меньшей подвижностью основных носителей зарядов в полупроводнике р-типа и малым количеством электронов. В связи с этим для управления такой схемой необходимо повышать уровень сигнала логической единицы на входе схемы для создания канала /7-типа в транзисторе VT1 для открытия транзистора.

Принцип работы схемы (рис. 14.28, б) аналогичен принципу работы схемы в положительной логике (рис. 14.28, а) с учетом того, что за лог.О принят положительный потенциал, а за лог. 1 — отрицательный.

Для реализации схемотехнического решения логического элемента И-НЕ в схему добавляют ключевые транзисторы, соединяя их последовательно между собой и с нагрузочным транзистором (рис. 14.29). Нагрузочный транзистор VT3 является общим для всех ключевых транзисторов. Такое соединение образует так называемое ярусное включение транзисторов.

Рис. 14.29. Схема логического элемента И-НЕ на транзисторах МОП-структуры с каналом л-типа

В схеме логического элемента И-НЕ только при подаче высоких потенциалов U 1 на оба входа х_] и х₂ в транзисторах VT1 и VT2 создаются каналы, и транзисторы открываются, и на стоке транзистора VT2 образуется низкий потенциал (лог.О), равный удвоенному остаточному напряжению стока-истока транзисторов VT1 и VT2. Остаточное напряжение создается от небольшого падения напряжения на каналах транзисторов при протекании через канал тока.

Если же хотя бы на одном из входов, например х,, потенциал будет низким U 0 > ?/_пор (U_uoр — пороговое напряжение, т.е. напряжение между затвором и подложкой, при котором возникает канал), то транзистор VT1 закрывается и ток в цепи VT1—VT3 отсутствует. Выходное напряжение при этом определяется соотношением сопротивления утечки транзисторов и достаточно близко к напряжению питания (+U_C), а на выходе схемы — сигнал лог.1, т.е. (У 1 « + t/_c.

Анализ работы схемы позволяет сделать вывод о том, что на сигналах лог. 1 выполняется логическая операция И-НЕ, а на сигналах лог.О — операция ИЛИ-HE. Это еще раз подтверждает то, что схемотехническое решение соответствует логическому элементу И-НЕ.

Схемотехнические решения ЛЭ И-НЕ могут быть построены на аналогичных транзисторах с каналом р-типа при условии включения источника питания, как показано на рис. 14.28, и работы схемы в отрицательной логике.

Схемотехнические решения ЛЭ ИЛИ-НЕ (рис. 14.30) образуются параллельным соединением нескольких ключевых транзисторов (VT1 и VT2) и подсоединением их стоков к истоку общего нагрузочного транзистора VT3. При таком соединении ток через транзистор VT3 протекает при создании канала в одном из транзисторов VT1 или VT2, т.е. при подаче положительного потенциала (лог.1) на один из входов схемы (х, или х₂). В этом случае независимо от уровня сигнала на другом входе и состояния другого ключевого транзистора на выходе схемы устанавливается потенциал низкого уровня (лог.О) (7° * —U_c. Схема ЛЭ на рис. 14.30 ре-

Рис. 14.30. Схема логического элемента ИЛИ-HE на транзисторах МОП-структуры с каналом /7-типа

ализует логическую операцию ИЛИ-HE на единицах. При низком уровне сигнала на всех входах, т.е. лог.О, что равнозначно отсутствию сигналов управления на входах, ключевые транзисторы VT1 и VT2 закрыты и на выходе схемы устанавливается потенциал высокого уровня (лог.1) (7 1 « +U_r. Схе-

ма реализует логическую операцию И-НЕ на нулях.

Схемотехнические решения ЛЭ ИЛИ-HE могут быть построены на аналогичных транзисторах с каналом р-типа, работа которой осуществляется в отрицательной логике.

Число входов в схеме с параллельным соединением ключевых транзисторов может быть вдвое больше, чем в схемах с последовательным соединением, и достигать 10. Это объясняется тем, что в параллельных схемах типа ИЛИ-НЕ уровень логической единицы зависит лишь от тока утечки в цепях исток—сток ключевых транзисторов. Поскольку этот ток очень мал, то и число входов, т.е. ключевых транзисторов, может достигать 10.

В схемах с последовательным соединением ключевых транзисторов число входов обычно не превышает 4. Это связано с тем, что при замкнутых входных ключах выходной уровень лог.О определяется как остаточное падение напряжения на каналах ключевых транзисторов, которое увеличивается при последовательном соединении каналов и приводит к увеличению уровеня лог.О на выходе схемы (?/° ) пропорционально числу последовательно вклю-

ченных ключевых МОП-транзисторов. В результате уровень лог.О может превысить допустимый предел лог.О, т.е. переходит в лог.1, что приводит к снижению помехоустойчивости ИС.

Нагрузочная способность рассмотренных схем логических элементов НЕ, И-НЕ и ИЛИ-HE по выходу уменьшается из-за снижения быстродействия ключевых транзисторов при росте числа нагрузок и ограничивается значением 10—20 нагрузочных ЛЭ, подключенных на выходе одной схемы. Это связано с тем, что между электродами транзисторов МОП-структуры, прежде всего между затвором и стоком существуют паразитные емкости (С_зс), так как из-за них увеличивается время переключения ключевого транзистора, расходуется энергия на заряд паразитных емкостей током, протекающим через канал ключевого транзистора. При заряде паразитных емкостей С_зс ток в каналах нарастает медленно, что задерживает переключение ключевых транзисторов.

Необходимо отметить, что влияние емкости на выходе ЛЭ может возникнуть по следующим причинам:

— паразитная емкость (С_зс) схемы МОП-структуры, которая подключена к выходу рассматриваемой схемы;
— емкостная нагрузка С_н, т.е. схемы, содержащие реальные конденсаторы;
— емкость статического заряда в схемах (С_ст).

Для увеличения нагрузочной способности МОП-структур выход ИС дополняют буферным каскадом. Выходной буферный каскад в таких схемах аналогичен двухтактному транзисторному выходу.

Рис. 14.31. Схема логического элемента НЕ на транзисторах МОП- структуры с каналом /7-типа и буферным каскадом на выходе

Рассмотрим схему инвертора МОП-структуры с буферным каскадом (рис. 14.31). В качестве элемента емкостного влияния на выходе схемы покажем виртуальный конденсатор С, который как бы является и элементом паразитной емкости (С_зс), и реальной емкостной нагрузкой (С_н), и емкостью статического заряда (С_ст).

В буферном каскаде заряд и разряд емкости (С) на выходе схемы происходит достаточно быстро через небольшое сопротивление одного из открытых буферных выходных транзисторнов (VT3 или VT4), работающих в двухтактном режиме.

При отрицательном сигнале низкого уровня (лог.О) или при отсутствии сигнала на входе схемы транзистор VT1 закрыт и сигнал лог.1 с выхода инвертора (у') передается на транзистор буферного каскада VT3. Через открытый транзистор VT3 емкость С заряжается до уровня лог.1 ((У 1 ~U_r). Транзистор VT4 при этом за-

крыт, и на выходе схемы — сигнал высокого уровня (лог.1). При высоком потенциале на входе схемы (лог.1) открыты транзисторы VT1 и VT4, но закрыт VT3, и емкость разряжается через открытый транзистор VT4, а на выходе схемы — сигнал лог.О.

Аналогичный буферный каскад можно построить для схем логического элемента НЕ на транзисторах с каналом р-типа и применить в схемах ЛЭ И-НЕ и ИЛ И-НЕ на транзисторах МОП-структур с каналами р- и /7-типа.

На основе МОП-структур строятся и многоуровневые ЛЭ с пассивной нелинейной нагрузкой. Их реализация основана на последовательно-параллельном соединении ключевых транзисторов. В схеме на рис. 14.32 реализуется логический элемент 2И-2ИЛИ- НЕ, т.е. функция у = x^x₂v х^х^. В схеме две пары последовательно включенных транзисторов VT1, VT2 и VT3, VT4, соединенных между собой параллельно, которые имеют общую пассивную нелинейную нагрузку на транзисторе VT5. На выходе сигнал лог.О будет в том случае, если на входах Xj и х₂ или х₃ и х₄ будет подан сигнал высокого уровня (лог.1). За счет действия сигнала высокого уровня на двух входах одновременно (например, Х[ и х₂) создаются каналы в транзисторах VT1 и VT2, и выход схемы подключается к обшей шине источника питания (+(/_с)_1_, т.е. лог.О. Выполняется логическая функция И- ИЛИ-НЕ на единицах.

Если на входы одной из пар входов Х[Х₃, или XjX₄, или х₂х₃, или х₂х₄ подать сигнал низкого уровня (лог.О), то на выходе схемы будет сигнал лог. 1, равный по амплитуде положительному полюсу источника питания (+U_C), передаваемому через канал транзистора пассивной нагрузки. Выполняется логическая функция ИЛИ-И-НЕ на нулях.

Схемотехническое решение для реализации функций вида у = (Xj vx₃ )a(x₂ vx₄) представлено на рис. 14.33. В схеме две пары параллельно включенных ключевых транзисторов VT1, VT3 и VT2, VT4, включенных между собой последовательно, и имеющих общую нелинейную нагрузку на транзисторе VT5. На выходе сигнал лог.О (низкий уровень) будет в том случае, если на входы любой из пар входов х,х₂, или х,х₄, или х₂х₃, или х₃х₄ будут подаваться сигналы высокого уровня (лог.1). За счет действия сигнала высокого уровня на двух входах одной из пар одновременно (например, Xj или х₄) создаются каналы в транзисторах VT1 и VT4 и на выходе схемы потенциал, равный —Uq (лог.О). Выполняется логическая функция ИЛИ-И- НЕ на единицах.

Если на входы одной из пар входов XjX₃ или х₂х₄ подать сигнал лог.О (низкий уровень), на входе схемы установится сигнал высокого уровня (лог.1), т.е. выполняется логическая функция И-ИЛИ- НЕ на нулях.

Рис 1. Вентильные схемы работы логических элементов

Во времена первых компьютеров в ходу была диодная логика, по принципу действия в чем-то схожая с работой водопроводных вентилей. Сегодня логические схемы реализуются интегральными микросхемами с высокой плотностью компоновки полупроводниковых элементов, но иногда полезно вспомнить, как формируется один логический элемент с использованием нескольких диодов.

Если подтягивающие резисторы не устанавливать

Вентили на полевых транзисторах

Для построения сложных схем требуются элементы, способные обеспечить развязку между управляющей и ведомой цепями. В качестве таких элементов используются транзисторы. Наиболее продуктивной для логических схем оказалась CMOS-технологиях их изготовления. В качестве основы для этих транзисторов используется комплементарная структура металл-оксид-полупроводник, что и определило название всего семейства.

Рис 4. N-канальный транзистор закрыт, когда потенциал на затворе равен истоковому

Рис 5. N-канальный транзистор откроется, если на затвор подать положительный потенциал

Стоит только изменить уровень напряжения на затворе транзистора, и он откроется, переключаясь в проводимое состояние. Если нулевой уровень запирает логическую схему, то перевести ее в противоположное (открытое) состояние можно только подав относительно истока положительное напряжение. Его уровень должен превышать определенный барьер — threshold voltage. Конструкция транзисторов СMOS-логики такова, что порог срабатывания, как правило, выше 1,5 вольта.

Примечание. Если быть предельно точным, то для надежной работы схемы переключения требуется, чтобы напряжение на затворе превышало коммутируемое напряжение. Именно поэтому в импульсных регуляторах, где ШИМ-контроллер питается от +12V и коммутируемое напряжение равно +12V применяется Boost-цепочка, формирующая напряжение в пределах 20…24V для питания затворов.

Для конкретной серии микросхем характерно использование типового электронного узла — базового логического элемента. Этот элемент является основой построения самых разнообразных цифровых электронных устройств.

Ниже рассмотрим особенности базовых логических элементов различных логик.

Элементы транзисторно-транзисторной логики

Характерной особенностью ТТЛ является использование многоэмиттерных транзисторов. Эти транзисторы сконструированы таким образом, что отдельные эмиттеры не оказывают влияния друг на друга. Каждому эмиттеру соответствует свой p-n-переход. В первом приближении многоэмиттерный транзисторможет моделироваться схемой на диодах (см. пунктир на рис. 3.27).

Если на оба входа подать высокий уровень напряжения, то через базу Т₂ транзистора будет протекать большой базовый ток и на коллекторе транзистора Т₂ будет низкий уровень напряжения, т. е. данный элемент реализует функцию И-НЕ:

u_вых= u₁· u₂. Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И, и сложный инвертор (рис. 3.28).
Если на один или оба входа одновременно подан низкий уровень напряжения, то многоэмиттерный транзистор находится в состоянии насыщения и транзистор Т₂ закрыт, а следовательно, закрыт и транзистор Т₄, т. е. на выходе будет высокий уровень напряжения.

Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т2 открывается и входит в режим насыщения, что приводит к открытию и насыщению транзистора Т4 и запиранию транзистора Т3, т. е. реализуется функция И-НЕ.

Для увеличения быстродействия элементов ТТЛ используются транзисторы с диодами Шоттки (транзисторы Шоттки).

Логические элементы ТТЛШ (на примере серии К555)

В качестве базового элемента серии микросхем К555 использован элемент И-НЕ. На рис. 3.29, а изображена схема этого элемента, а условное графическое обозначение транзистора Шоттки приведено на рис. 3.29, б.
Такой транзистор эквивалентен рассмотренной выше паре из обычного транзистора и диода Шоттки. ТранзисторVT₄ — обычный биполярный транзистор.

Если оба входных напряжения u_вх1и u_вх2 имеют высокий уровень, то диодыVD₃ и VD₄ закрыты, транзисторы VT₁,VT₅ открыты и на выходе имеет место напряжение низкого уровня. Если хотя бы на одном входе имеется напряжение низкого уровня, то транзисторы VT₁ и VT₅ закрыты, а транзисторы VT₃ и VT₄ открыты, и на входе имеет место напряжение низкого уровня. Полезно отметить, что транзисторы VT₃ и VT₄ образуют так называемый составной транзистор (схему Дарлингтона).

Микросхемы ТТЛШ

Микросхемы ТТЛШ серии К555 характеризуются следующими параметрами:

напряжение питания +5 В;
выходное напряжение низкого уровня — не более 0,4 В;
выходное напряжение высокого уровня — не менее 2,5 В;
помехоустойчивость — не менее 0,3 В;
среднее время задержки распространения сигнала — 20 нс;
максимальная рабочая частота — 25 МГц.

Микросхемы ТТЛШ обычно совместимы по логическим уровням, помехоустойчивости и напряжению питания с микросхемами ТТЛ. Время задержки распространения сигнала элементов ТТЛШ в среднем в два раза меньше по сравнению с аналогичными элементами ТТЛ.

Особенности других логик

Основой базового логического элемента ЭСЛ является токовый ключ. Схема токового ключа (рис. 3.30) подобна схеме дифференциального усилителя.
Необходимо обратить внимание на то, что микросхемы ЭСЛ питаются отрицательным напряжением (к примеру, −4,5 В для серии К1500). На базу транзистора VT₂ подано отрицательное постоянное опорное напряжение U_оп. Изменение входного напряжения u_вх1 приводит к перераспределению постоянного тока i_э0, заданного сопротивлением R_э между транзисторами, что имеет следствием изменение напряжений на их коллекторах.

Транзисторы не входят в режим насыщения, и это является одной из причин высокого быстродействия элементов ЭСЛ.

Микросхемы серий 100, 500 имеют следующие параметры:

напряжение питания −5,2 В;
потребляемая мощность — 100 мВт;
коэффициент разветвления по выходу — 15;
задержка распространения сигнала — 2,9 нс.

В микросхемах n-МОП и p-МОП используются ключи соответственно на МОП-транзисторах с n-каналом и динамической нагрузкой (рассмотрены выше) и на МОП-транзисторах с p-каналом.

В качестве примера рассмотрим элемент логики n-МОП, реализующий функцию ИЛИ-НЕ (рис. 3.31).

Он состоит из нагрузочного транзистора Т₃ и двух управляющих транзисторов Т₁ и Т₂. Если оба транзистора Т₁ и Т₂ закрыты, то на выходе устанавливается высокий уровень напряжения. Если одно или оба напряжения u₁и u₂ имеют высокий уровень, то открывается один или оба транзистора Т₁ и Т₂ и на выходе устанавливается низкий уровень напряжения, т. е. реализуется функция u_вых= u₁ + u_2.

Для исключения потребления мощности логическим элементом в статическом состоянии используются комплементарные МДП — логические элементы (КМДП или КМОП-логика). В микросхемах КМОП используются комплементарные ключи на МОП-транзисторах. Они отличаются высокой помехоустойчивостью. Логика КМОП является очень перспективной. Рассмотренный ранее комплементарный ключ фактически является элементом НЕ (инвертором).

КМОП — логический элемент

Рассмотрим КМОП — логический элемент, реализующий функцию ИЛИ-НЕ (рис. 3.32).

Если входные напряжения имеют низкие уровни (u1и u2меньше порогового напряжения n-МОП-транзистора Uзи.порог.n), то транзисторы Т1 и Т2 закрыты, транзисторы Т3 и Т4 открыты и выходное напряжение имеет высокий уровень.

Если одно или оба входных напряжения u₁и u₂ имеют высокий уровень, превышающий U_{зи.порог.}_n, то открывается один или оба транзистора Т₁ и Т₂, а между истоком и затвором одного или обоих транзисторов Т₃ и Т₄ устанавливается низкое напряжение, что приводит к запиранию одного или обоих транзисторов Т₃ и Т₄, а следовательно, на выходе устанавливается низкое напряжение.

Таким образом, этот элемент реализует функцию u_вых= u₁+u₂ и потребляет мощность от источника питания лишь в короткие промежутки времени, когда происходит его переключение.

Интегральная инжекционная логика (ИИЛ или И 2 Л) построена на использовании биполярных транзисторов и применении оригинальных схемотехнических и технологических решений. Для нее характерно очень экономичное использование площади кристалла полупроводника. Элементы И 2 Л могут быть реализованы только в интегральном исполнении и не имеют аналогов в дискретной схемотехнике. Структура такого элемента и его эквивалентная схема приведены на рис. 3.33, из которого видно, что транзистор T₁ (p-n-p) расположен горизонтально, а многоколлекторный транзистор Т₂ (n-p n) расположен вертикально. Транзистор T₁ выполняет роль инжектора, обеспечивающего поступление дырок из эмиттера транзистора T₁ (при подаче на него положительного напряжения через ограничивающий резистор) в базу транзистора Т₂.

Читайте также: